【導讀】端側 AI 普及之后，平板、IoT 設備多任務越來越多，廠商普遍面臨兩難：加大 DRAM 會拉高整機 BOM，小內存又容易出現 App 后臺被殺、切換卡頓。江波龍自研 HLCache?高級緩存技術，把 DRAM 里的冷數據分流到 UFS 閃存，用存儲硬件分擔內存壓力，不用擴容物理內存就能改善流暢度。近期江波龍與全志科技達成聯合測試，在全志 A 系列 AI 芯片平臺上，對搭載慧憶微自研主控的 HLCache UFS 完成整機調優。實測結果顯示，僅配備 4GB DDR 的設備，開啟這項技術后，App 保活率實現翻倍，應用啟動速度已經追上常規 6GB 內存機型，為 IoT 與平板廠商提供了低成本優化方案。該方案還支持手機、AI PC 等多類終端，即將在慕尼黑電子展現場演示。
近日，江波龍與全志科技圍繞IoT、平板電腦等終端領域的存儲技術開展合作。雙方基于全志科技A系列高性能AI平臺型芯片，完成了搭載HLCache?（High Level Cache）技術的UFS聯合測試調優。測試數據表明，該技術方案能夠在嚴格控制DRAM硬件成本的前提下，顯著提升IoT及平板電腦等終端設備的系統流暢度與多任務處理能力。
隨著端側AI應用終端加速落地，系統對內存容量與多任務調度的要求持續提升。如何在控制物料清單（BOM）成本的同時保障用戶體驗，成為終端廠商面臨的核心挑戰。HLCache?技術旨在通過系統底層優化與高性能閃存的協同，緩解移動端DRAM的容量壓力。
在此次聯合調優中，江波龍搭載慧憶微自研主控的HLCache? UFS在全志A系列高性能AI平臺型芯片上進行了嚴苛的實測驗證。依托主控芯片的高性能支撐，結果顯示，在搭載4GB DDR硬件的條件下，開啟HLCache?技術能夠帶來應用保活率與啟動速度的顯著提升，整體表現已接近甚至部分超越常規6GB內存機型。
HLCache?技術實測數據與性能表現
應用保活率大幅提升（測試環境：30個國內主流應用）
4GB DDR（未搭載HLCache?）：系統保活應用數量為 7個（保活率 23%）。
4GB DDR（搭載HLCache?）：系統保活應用數量躍升至 15個（保活率 50%）。
對比驗證：常規 6GB DDR（未搭載HLCache?） 的保活應用數量為 11個。
數據表明，在HLCache?技術的加持下，4GB DDR機型的后臺保活能力實現了翻倍增長，并超越了未搭載該技術的6GB DDR機型。
應用啟動速度接近6GB機型（20個App平均啟動時間）
4GB (Host Base)：1140 ms
4GB (Host swap)：930 ms
4GB (Host swap+UFS優化)：850 ms
6GB (Host Base)：810 ms
數據表明，經過江波龍HLCache? UFS與全志平臺端聯合優化后，4GB DDR機型的平均啟動時間（850ms）較基礎版本大幅縮短，已高度接近6GB DDR基礎機型（810ms）的啟動水平。
跨終端布局完善，HLCache?技術展現廣泛適用性
HLCache?技術并非僅適用于單一特定場景。目前，該技術方案已經基于UFS、AISSD等高性能存儲介質，完成了在智能手機端、PC端、平板電腦及IoT等多類端側AI設備上的布局。
在與各大主流AI芯片平臺側的聯合調優過程中，HLCache?技術均取得了良好的研發進展與優異的測試結果。此次與全志科技在A系列高性能AI平臺型芯片上的測試驗證，不僅進一步豐富了HLCache?在IoT與平板電腦領域的生態布局，也印證了該技術跨平臺、跨介質的適配性與成熟度。
基于這一技術路徑，江波龍為行業客戶提供了一套具備高效益的端側AI存儲解決方案。通過軟件與存儲硬件的協同優化，終端廠商能夠在不增加物理內存物料成本的前提下，有效減少后臺應用進程被強制回收的現象，提升產品生命周期內的操作流暢度，保障用戶體驗。該技術方案將于11月10日至13日在德國慕尼黑電子展（electronica）期間進行現場演示。
未來，江波龍與平臺側合作伙伴將繼續深化在底層存儲技術與芯片平臺算力方面的聯合創新，為全球端側AI產業提供更具競爭力的軟硬件協同存儲解決方案。
結論
本次江波龍與全志科技的聯合驗證，充分印證了 HLCache?技術的實用價值。通過存儲與平臺軟硬件協同，把 UFS 閃存變成 DRAM 的延伸緩存，直接緩解中端設備內存不足的痛點。在 4GB 硬件內存不變的前提下，后臺應用保活數量從 7 個提升至 15 個，App 啟動耗時大幅縮短，整機體驗超越同內存配置機型，甚至優于未優化的 6GB 版本，實實在在幫廠商控制 DRAM 采購成本。目前這項技術已經完成多平臺、多存儲介質適配，覆蓋手機、平板、IoT 等全線端側 AI 場景。接下來江波龍還會持續和各大芯片平臺深化聯合研發，持續打磨存算協同方案，為端側 AI 產業化提供高性價比的存儲優化路徑。
